Appl. No. 10/617,874

Doc. Ref.: BA4

## HIGH POWER MOS TYPE FIELD-EFFECT TRENCH TRANSISTOR DEVICE

Patent number:

JP8107204

**Publication date:** 

1996-04-23

Inventor:

AJIT JANARDHANAN S

Applicant:

INTERNATL RECTIFIER CORP

Classification:

- international:

H01L29/78

- european:

**Application number:** 

JP19950221580 19950830

Priority number(s):

## Also published as:




US5581100 (A1) ITMI951820 (A) GB2292835 (A) FR2725308 (A1)

DE19530109 (A1)

#### Abstract of JP8107204

PROBLEM TO BE SOLVED: To provide a trench transistor having low on-resistance by a method, wherein a wafer of a semiconductor material includes a first conductivity-type relatively lightly doped region (N<->), and a plurality of narrow trenches at specific intervals are extended to a portion of the N<-> region vertically with respect to the wafer.

SOLUTION: An interior of a wafer contains a P<+> region 16, extending from an upper surface (coated
with a source region 12) of the wafer and formed near
an N<+> -source area 2. When a negative pressure is
applied to a gate 10 and a device is turned off (a
forward inhibition state), the P<+> -region 16 acts as a
'drain' sweeping holes formed favorably in an N<-> region 6 by trench p-channel MOSFETs. The gate
electrode 10 is a 'gate', the N<-> -region 6 is a
'channel' (reversed by the gate), and a hole formed by
reversion of the N<-> - region 6 is a 'source'. The P<+>
-region 16 operates as a drain for the holes.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

# 特開平8-107204

(43)公開日 平成8年(1996)4月23日

(51) Int.Cl.<sup>6</sup>

識別記号 广内整理番号

FΙ

技術表示箇所

H01L 29/78

9055-4M

H01L 29/78

(71)出廣人 591107551

652 B

# 審査請求 未請求 請求項の数13 OL (全 9 頁)

(21)出願番号

特願平7-221580

(22)出願日

平成7年(1995)8月30日

(31)優先権主張番号 (32)優先日

298462 1994年8月30日

(33)優先權主張国

米国 (US)

INTERNATIONAL RECTIFIER CORPORATION

インターナショナル・レクチファイヤー・

FIER CORPORATION アメリカ合衆国カリフォルニア州エル・セ

グンド、カンザス・ストリート233番

(72) 発明者 ジャナルドハナン・エス・アジット

アメリカ合衆国90278カリフォルニア州レ

ドンド・ピーチ、クラーク・レイン・ナン

パー2、1916番

コーポレイション


(74)代理人 弁理士 青山 葆 (外1名)

# (54) 【発明の名称】 ハイパワーMOS型電界効果トレンチトランジスタデバイス

# (57)【要約】

【課題】 従来構造より、オン抵抗の低い、ハイパワー MOS型電界効果トレンチトランジスタを得る。

【解決手段】 1つの具体例では、深い空乏領域がトレンチゲートの間に、順方向阻止性能を供給するために形成される。他の具体例では、トレンチゲートからの空乏およびゲートの間のP拡散からの接合空乏により、順方向阻止が達成される。両具体例は、セル状に幾何学的に形成されるのが好ましい。デバイスは、MOSゲートが、深い空乏領域上の半導体ウエハの上部表面に水平伝導配置に供給されるものでも良い。



【特許請求の範囲】

【請求項1】 比較的低いオン抵抗および比較的高いブ レイクダウン電圧を示すハイバワーMOS型電界効果ト レンチトランジスタデバイスにおいて、

半導体材料のウエハが、第1および第2の対向する半導 体表面を有し、該半導体材料のウエハが比較的低くドー プされた第1の導電型の領域を含み、間隔をあけた複数 の狭いトレンチが、 該ウエハ内に、 該第1の半導体表面 から垂直に延びて形成され、少なくとも該比較的低くド ープされた領域の部分が、該トレンチの間に配置され、 ゲート電極手段が、該トレンチの間に、該比較的低くド ープされた領域の部分から、ゲート絶縁材料によって間 隔をあけて配置され、

第1の比較的高くドープされた該第1の導電型の領域 が、該第1の半導体表面と該比較的低くドープされた領 域の間に隣接して配置され、

該第1の導電型と反対の第2の導電型の第1の領域が、 該ウエハ内に、該第1の半導体表面から該第1の比較的 高くドープされた該第1の導電型の領域に延びて、隣接 して形成され、デバイスをオフにするために、該ゲート 電極手段に、電圧が印加された場合、第2の導電型の第 1の領域が、そとに深い空乏領域を作り、デバイスの高 まった順方向阻止性能を供給するために、該ゲート間 の、該比較的低くドープされた該第1の導電型の領域の 該部分中の、該第2の導電型のキャリアのためのドレイ ンを形成することからなる該ハイパワーMOS型電界効 果トレンチトランジスタデバイス。

【請求項2】 更に、該第1の導電型と反対の該第2の 導電型の第2の領域が、該ウエハ内に、該トレンチの間 に、該第1の半導体表面から、該第1の比較的高くドー ブされた該第1の導電型の領域を通って、少なくとも該 比較的低くドープされた該第1の導電型の領域の部分を 通って延びるように形成され、対向する該トレンチか ら、該第1の比較的高くドープされた第1の導電型領域 により、および該第2の導電型の該第2の領域がその中 を通って延びる該比較的低くドープされた該第1の導電 型の領域の該部分により、間隔をおいて配置された該第 2の導電型の該第2の領域と、

デバイスをオフにするために、該ゲート電極手段に、該 電圧が印加された場合、該ゲートの間の該第1の導電型 40 の該比較的低くドープされた領域の該部分中に生み出さ れた該第1の導電型のキャリアが、デバイスの順方向阻 止性能をさらに増幅するためのゲート空乏層と接合空乏 層の動作により、該ゲート電極手段の間の該比較的低く ドープされた該第1の導電型領域から排除されることか らなる請求項1のハイパワーMOS型電界効果トレンチ トランジスタデバイス。

【請求項3】 酸トレンチが、互いに、酸第1および第 2の半導体表面に平行な第1の長さ方向に延び、

該トレンチに配置される該ゲート電極手段が、該第1の 50 の長さ方向に延びる、それぞれの長さ方向の面を有し、

長さ方向に延びたそれぞれの縦の面を有し、

10 垂直な第2の長さ方向に延び、

該第2の導電型の該第1の領域が、該第1の長さ方向に 垂直な第2の長さ方向に延びる請求項1のハイパワーM OS型電界効果トレンチトランジスタデバイス。

【請求項4】 該トレンチが、該第1および第2の半導 体表面に平行な、第1の長さ方向にそれぞれ延びて、 該トレンチに配置された該ゲート電極手段が、該第1の 長さ方向に延びた、それぞれの長さ方向の面を有し、 該第2の導電型の該第1の領域が、該第1の長さ方向に

該第2の導電型の該第2の領域が、該第1の長さ方向に 延びた、請求項3のハイパワーMOS型電界効果トレン チトランジスタデバイス。

【請求項5】 比較的低いオン抵抗および比較的高いブ レイクダウン電圧を示すハイパワーMOS型電界効果ト レンチトランジスタデバイスにおいて、

半導体材料のウエハが、第1および第2の対向する半導 体表面を有し、該半導体材料のウエハが比較的低くドー プされた第1の導電型の領域を含み、間隔をあけた複数 の狭いトレンチが、該ウエハ内に、該第1の半導体表面 から垂直に延びて形成され、少なくとも該比較的低くド ープされた領域の部分が、該トレンチの間に配置され、 ゲート電極手段が、該トレンチの間に、該比較的低くド ープされた領域の部分から、ゲート絶縁材料によって間 隔をあけて配置され、

第1の比較的高くドープされた該第1の導電型の領域 が、該第1の半導体表面と該比較的低くドープされた領 域の間に隣接して配置され、

該第1の導電型に対する第2の導電型の第1の領域が、 該ウエハ内に、該トレンチの間に、該第1の半導体表面 から、該第1の比較的高くドープされた該第1の導電型 の領域、および少なくとも該比較的低くドープされた該 第1の導電型の領域の部分を通って延びて形成され、該 第2の導電型の該第1の領域が、該第1の比較的高くド ープされた該第1の導電型の領域によって、そして該第 2の導電型の該第1の領域がそとを通って延びる該比較 的低くドーブされた該第1の導電型の領域の該部分によ って、対向する該トレンチから間隔をおいて配置され、 電圧が、デバイスをオフにするために該ゲート電極手段 に印加された場合、デバイスに高められた順方向阻止性 能を供給するために、ゲート空乏層および接合空乏層の 動作により、該ゲートの間で、該第2の導電型の該第1 の領域が、該比較的高くドープされた該第1の導電型の 領域からの該第1の導電型のキャリアを空にするように なっている酸ハイパワーMOS型電界効果トレンチトラ ンジスタデバイス。

【請求項6】 該トレンチがそれぞれ、該第1および第 2の半導体表面に平行な第1の長さ方向に延び、 **該トレンチ内に配置された該ゲート電極手段が、該第 1** 

該第2の導電型の該第1の領域が、該第1の長さ方向に 広がる請求項5のハイパワーMOS型電界効果トレンチ トランジスタデバイス。

【請求項7】 該第1の導電型の該比較的低くドープさ れた領域が、該トレンチの下および横の下に延びた、請 求項1、2または5のハイパワーMOS型電界効果トレ ンチトランジスタデバイス。

【請求項8】 更に、該第2の半導体表面および該比較 的低くドープされた該第1の導電型の領域の間に、隣接 して配置された第2の比較的高くドープされた第1の導 10 電型の領域からなる請求項1、2、または5のハイパワ -MOS型電界効果トレンチトランジスタデバイス。

【請求項9】 該第2の比較的高くドープされた該第1 の導電型の領域が、該第2の半導体表面から、該トレン チの間を上の方に延びている請求項8のハイパワーMO S型電界効果トレンチトランジスタデバイス。

【請求項10】 更に、該第2の半導体表面および該比 較的低くドープされた該第1の導電型の領域の間に、隣 接して配置された第1の比較的高くドープされた該第2 の導電型の領域からなる請求項1、2または5のハイバ 20 ワーMOS型電界効果トレンチトランジスタデバイス。 【請求項11】 該デバイスが、平行に接続された複数 の6角形のセルからなるセル状のトポロジー状態に供給 された請求項1、2または5のハイパワーMOS型電界 効果トレンチトランジスタデバイス。

【請求項12】 比較的低いオン抵抗および比較的高い ブレイクダウン電圧を示すハイパワーMOS型電界効果 トレンチトランジスタデバイスにおいて、

半導体材料のウエハが第1および第2の対向する半導体 表面を有し、

比較的低くドープされた第1導電型の領域が、該ウエハ 内に、該第1の半導体表面から該ウエハの基板部分に延 びて形成され、該基板部分が第2の導電型の領域からな

ゲート絶縁手段が、該第1の半導体表面の上に、および 少なくとも該比較的低くドープされた該第1の導電型の 領域の上に配置され、

ゲート電極手段が、該ゲート絶縁手段上に配置され、 比較的高くドープされた該第1の導電型のドレイン領域 が、該ウエハ内に、該第1の半導体表面から該ウエハの 40 1に示す。デバイスは、N\*ソース領域2、Pベースま 該基板部分に延びて形成され、該ドレイン領域が、第1 のサイドの上の該比較的低くドープされた該第1の導電 型の領域の横に、隣接して配置され、

比較的高くドープされた該第1の導電型のソース領域 が、該ウエハ内に、該第1の半導体表面から該ウエハの 該基板部分に延びて形成され、該ソース領域が、第1の サイドに対向する第2のサイド上の該比較的低くドープ された該第1の導電型の領域の横に、隣接して配置さ ħ.

該第1の導電型の反対の第2の導電型の第1の領域が、

該ウエハ内に、該第1の半導体表面から、該第1の比較 的高くドープされた該第1の導電型のソース領域に隣接 して、少なくとも部分的に同一の広がりを持って形成さ

該ゲート電極手段に該第1の導電型と同じ極性の電圧が 印加された場合、該第2の導電型の該第1の領域が、そ とに深い空乏領域を形成し、デバイスの高まった順方向 阻止性能を供給するために、該ゲート電極手段の下の該 比較的低くドープされた該第1の導電型の領域の該部分 の中の該第2の導電型のキャリアのために、ドレインを 形成することからなる該ハイパワーMOS型電界効果ト レンチトランジスタデバイス。

【請求項1/3】 該第1の導電型がN型よりなり、該第 2の導電型がP型よりなる請求項1、2、5または12 のハイパワーMOS型電界効果トレンチトランジスタデ バイス。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ハイパワーMOS FETおよび、特にトレンチMOSゲート構造を採用し た低いオン抵抗のハイパワーMOS型電界効果トレンチ トランジスタに関する。

[0002]

【従来の技術】半導体装置の取り扱い性能の活用には、 セル記録密度を最大にすることが、本質的である。経験 的にも解析的にも、デバイス物理の限界は、一般にDM OSとして知られている、セルフアライン、ダブル拡散 により形成される表面チャネルを用いたMOSFETの ように、セル記録密度の進歩に限定されることは明らか 30 である。

【0003】セル記録密度の改良が、標準的なDMOS 構造よりむしろトレンチMOSゲート構造の利用により 達成することができる。トレンチゲート構造におけるJ FETビンチング効果の欠如も、DMOS構造に比較し て、低いオン状態の抵抗となるために重要である。低い オン抵抗は、特にMOSFETが、例えば自動車用エレ クトロニクスのような低周波パワーエレクトロニクス仕 様に用いられる場合に重要である。

【0004】従来のトレンチ・パワーMOSFETを図 たはチャネル領域4、N-領域6 およびN・領域8を含 む。ポリシリコンゲート10はPベース4の両側のトレ ンチに形成され、それゆえに薄い酸化領域11により分 離される。デバイスの上部表面上のソース電極12は、 ソース領域2を覆う。デバイスの下部表面上のドレイン 電極14はN・領域8を覆う。

[0005]

【発明が解決しようとする課題】図1のデバイスの動作 は、以下の通りである。ソース電極12に対し、ドレイ ン電極14を正にし、正の電位をゲート10に印加した 場合、電流がデバイスを通って、上部へ流れる。ゲート 10の正のポテンシャルは、Pベース4を反転させ、そ こにn-チャネルを形成し、電流がドレインからソース に流れることを可能にする。図1のトレンチパワーMO SFETが、セル記録密度の点で、DMOSより十分優 れている一方、構造にPベースを含むことで、pーチャ ネルが反転した場合、チャネル抵抗となり、オン抵抗の 一因となり望ましくない。加えて、図1に示す従来のト レンチ・パワーMOSFETは、寄生P-N接合を有 し、同期整流中の問題となっていた。

【0006】エンハンスメント構造のトレンチ・パワー MOSFETを図2に示すが、同様の部分は、同様の引 用番号で示される。B. Baligaにより、IEEE Electron Device Letterso Vol. 13, No. 8, August 199204 27-29頁に"The Accumulation-Mode Field-Effect Transis tor: A NewUltralow On-Resi stance MOSFET" として表されたこのデバ イスは、Pベース領域を含まず、それゆえにソースとド レイン領域の間にP-N接合を有しない。図1に示すデ プレッション型トレンチ・パワーMOSFETと異な り、図2のデバイスでは、電流伝導はトレンチサイドウ ォールに沿って形成された蓄積層の表面に沿って起と り、結果として大変低いオン抵抗となる。加えて、図2 のデバイスでは、1×10<sup>1</sup> cm<sup>-1</sup>より低くドーピング されたドリフト領域が用いることができ、一方、図1の トレンチ・パワーMOSFETには、最適ドリフト領域 ドーピングとして2×101°c m-1が必要とされる。更 に、図2の構造は、好都合に、寄生P-N接合を含まな 30 い。図2のデバイスをオフにするために、N 領域6の を反転させるためにゲート10に電位が供給される。し かし、図2のデバイスでは、MOSゲートによる空乏層 幅はN-ドリフト領域中のホールの反転領域の形成によ り限定される。とれは、デバイスの順方向阻止性能を限 定する。

## [0007]

【課題を解決するための手段】本発明は、従来技術の上 述の欠陥を克服する独特の構造を有するトレンチ・パワ -MOSFETについてである。好都合に、本発明は、 図2のトレンチ・パワーMOSFETのようにPベース 領域を持たず、これによりP-N接合も無い。このよう に、本発明のトレンチ・パワーMOSFETは、第1お よび第2(例えば上と下)の反対側の半導体表面を有す る半導体材料のウエハ内に形成され、該半導体材料のウ エハは第1の導電型の比較的低ドーブ領域、好ましくは N<sup>-</sup>を含み、複数の一定間隔の狭いトレンチがウェハに 垂直に、ウエハの上面から少なくとも上部半導体表面か らトレンチの間に配置されたN<sup>-</sup>領域の部分に延びて形。 成される。ポリシリコンゲートは、トレンチの間に配置 50 は、また、水平伝導構造で供給されても良い。かかる場

され、ゲート絶縁材料によって間にはさまれたN-領域 の部分から一定の間隔を保っている。第1の導電型、例 えばN\*の第1の比較的高いドーピング領域は、上部半 導体表面およびN-領域の間に近接して配置される。 【0008】しかしながら、本発明は、第1の具体例で は、ウエハに形成され、例えばソース領域のような、上 部N・領域に近接し、少なくとも部分的には同一の広が りを持つP'の介在物により、図2の従来技術のデバイ スを改良するものである。デバイスをオフにするための 10 負のゲート電圧の印加により、付加されたP\*領域は、 N<sup>-</sup>領域で形成された正孔のドレインを形成する。この ように、正孔が形成されるやいなや、これらは、トレン チp-チャネルMOSFETの電場により、P\*領域に 掃き出される。この効果を以後、"深い空乏"と呼ぶ。 深い空乏は、電子の流れに対するポテンシャル障壁を形 成し、デバイスの順方向阻止性能を大幅に改良すること により、トレンチMOSゲートの間のN 領域を大変有 効にピンチオフする。図2の従来技術構造と異なり、M OSゲートによる空乏層幅は、正孔の反転層の形成によ り限定されない。このことは、本発明の構造のトレンチ ・ゲートが、より間隔を置いて配置でき、ブレイクダウ ン電圧を改良し、リーク電流を減少させ、製造を簡単に する。正電圧をゲートに印加したオン状態において、電 流伝導は、従来技術の図2のデバイスのように、主に、 トレンチ側のシリコン表面に形成された蓄積層を通って なされる。電子の有効移動度は蓄積層において、反転層 より高いので、本発明のデバイスのオン抵抗は、図2の 従来技術のデバイスのように、従来のトレンチ・パワー MOSFETより、さらに低くなる。

【0009】本発明の第2の具体例では、P<sup>+</sup>拡散はゲ ートの間のN'領域の中央に形成される。P'拡散は、P \*拡散と、負電位をゲートに印加したMOSゲート(例 えば、JFET動作)の間のN<sup>-</sup>領域の部分のピンチオ フを引き起こす。発明の他の具体例では、P\*領域は、 デバイスの上表面にN'ソースから間をあけて形成され (第1の具体例のように)、更にゲートの間のN・領域 内の中央に(発明の第2の具体例のように)形成され る。本発明は、更に好ましくは、下部半導体表面とN-領域(MOSFETの具体例において)の間に、近接し たN'領域を含み、またはデバイスの下部半導体表面と N-領域の間に、近接したP・領域を含むものであり、そ れゆえに、(例えばIGBTの具体例のように)トレン チMOSFETとともに、直列のPNダイオードからな る構造を形成する。好都合に、発明の全ての具体例は、 シリコンの表面上に互いに間隔をおいた円形のトレンチ が、セル状の幾何学状態を満たすことができる。加え て、全ての具体例において、N-領域とゲートの重複 は、デバイスのブレイクダウン電圧またはオン抵抗性能 を最適化するために変化させることができる。本発明

7

合、ゲートは、トレンチ内よりむしろN 拡散領域上の デバイス上部表面上に配置される。本発明の他の特徴お よび利点は、伴った図に言及する以下の本発明の説明か ら明らかに成るだろう。

## [0010]

【発明の実施の形態】本発明の新しいトレンチ・パワーMOSFETの第1の具体例を図3に示す。その中に示されたように、本発明は図2の従来技術と似た構造を有するが、加えて、ウエハ内に、ウエハの(ソース領域12により覆われた)上部表面から延びてN・ソース領域2に近接して形成されたP・領域16を含む。図3に示したように、負電圧がゲート10に印加され、デバイスがオフの場合(順方向阻止状態)、トレンチpーチャネルMOSFETにより、好都合に、P・領域16が、Nー領域6に形成された正孔を掃き出す。ドレイン。として働き、ゲート電極10が。ゲート。、Nー領域6が(ゲートにより反転された)。チャネル。、Nー領域6の反転により形成されたホールが。ソース。となる。P・領域16は、このように、正孔にとってドレインとして動\*

\*作し、結果として以下の利点を有する。

【0011】第1に、P\*ドレイン領域16は、デバイスがオフ状態の場合、正孔の反転領域の形成を防ぎ、Cれにより、従来技術の図2のデバイスの性能の第1の限界、即ち、ゲートに隣接した空乏層の深さの限界を克服できる。このように、本発明のP\*ドレイン領域16は、オフ状態でのゲートに隣接した増加した空乏層(『深い空乏")を引き起こす。これは、オフ状態のソース12とドレイン14の間の電子の流れに対する電位障壁を増加し、減少したリーク電流、より高いブレイクダウン電圧を導く。

【0012】第2に、本発明における正孔の反転層の排除は、図2のデバイスを含むVLSIデバイスの重要なリーク・メカニズムである、バンドからバンドへのトンネル・リーク電流を排除する。

【0013】図3に示した、本発明の具体例は、以下の表に示したパラメータによりシミュレートしたものである。

【表1】

パラメータ	値
セル・ピッチ (図17 (b) 参照)	3 µ m
N・ドリフト領域ドーピング	1×10 <sup>14</sup> cm <sup>-3</sup>
トレンチ深さ	4 μ m
トレンチ幅	2 μ m
トレンチ間距離(図17 (b) 参照)	1 μ m
ゲート酸化膜膜厚	500Å
ソース金属コンタクトウインドウ	0.8 µm
P+表面濃度	1 × 1 0 <sup>20</sup> c m <sup>-3</sup>
P†接続深さ	0. 3 μm
N*ソース表面濃度	1×10 <sup>18</sup> cm <sup>-3</sup>
N <sup>+</sup> ソース接続深さ	0. 7 µ m

前述のパラメータを用いたシミュレーションの結果では、60V以上の順方向阻止電圧を示した。オン抵抗R。は、0.076mΩーcm'であることが見出だされ、これは従来のトレンチ・パワーMOSFETのオン抵抗より十分低い。完全にゲートで制御される特性と、0.8Vのしきい値電圧が得られた。いろいろのオン抵抗成分を用いたR。の理論的計算は、これらの結果と良く一致する。ここで図4について言及すると、本発明の第2の具体例が示されるが、ここでは、P'領域18が、ウエハの上部表面からN'ソース領域の中央を通って、N'ドリフト領域6に拡散される。図5(b)に、中央のP'領域18がN'領域8までずっと延びた、図5(a)の代わりの構造を示す。図6および7には、図3および4のそれぞれ具体例に対応する、代わりの構造を示す。これらは、より浅いN'ドリフト領域6を有し、

これにより、より低いオン抵抗のみならず、より低いブレイクダウン電圧となる。図8および9には、再び図3および4のそれぞれに対応する、図6および7の具体例よりむしろ浅いN-ドリフト領域6を有する、他の代わりの具体例を示す。図8および9の具体例は、より低いオン抵抗を有し、比較的低いブレイクダウン電圧ゆえに、低電圧用途に用いられる。

【0014】好都合に、本発明は、セル状のトポロシーに供給することができる。例えば、図17(a) および17(b) は、図3の具体例のマルチ・セルの断面図および上面図をそれぞれ示す。代わりに、好ましくは、各ユニット・セルは多角形の形状で供給されることができる。図10、11および12に、図3、4および5のそれぞれの具体例のための好ましい6角形のセル構造の上50面図を示す。図13-15に、N\*領域8がP\*領域20

により置き換えられた発明の他の具体例を示す。このように、図13に示すように、従来技術図2の構造は、トレンチ・トランジスタと直列にPN接合を形成するように改良することができ、これにより、IGBTデバイスを作製できる。同様に、図14および15に、図3および4の具体例にそれぞれ対応するIGBT構造を示す。図示しないが、図5に示される発明の結合された具体例でも、同様に、IGBT構造を供給することができる。同様に、IGBT構造は、(図10-12に対応して)セル状のトポロジーで、そして/または、より低電圧動 10作におけるオン抵抗を改良するために、図6-9に示すように、より浅いN-ドリフト領域6を有した状態でも、満たされることができる。

【0015】図16に、デバイスがP\*基板22上に形 成された、発明の水平伝導の具体例を示す。オン状態に おいて、電流は、N\*ドレイン領域24から、N\*ドリフ ト領域26を通って、N'ソース領域28に流れる。図 3の、垂直伝導の具体例と一致するように、P\*ドレイ ン領域30が、半導体ウエハ上に、N\*ソース領域28 に隣接する場所に、上部表面からウエハ内に延びて形成 20 される。MOSゲート32は、N-ドリフト領域26に かぶさる。MOSゲート32に、負電圧を印加した状態 では、P\*領域30は、N\*ドリフト領域26で形成され た正孔のためのドレインを形成する。このように、ふた たび、正孔が形成されるやいなや、正孔は電場により、 縦型p-チャネルMOSFETにより、P'領域30に 掃き出され、結果としてN-ドリフト領域26の"深い 空乏"となる。明らかに、本発明の多くの他の態様が可 能である。例えば、前に述べた全ての具体例において、 領域のドービング極性をおよび印加電圧を逆にすること ができ、これにより、電流も逆方向に流れる。

【0016】 このように、本発明は、特別な具体例と関連して述べられてきたが、多くの他の態様や改良や他の使用が、技術の中の熱糠においてそれらが明らかになる。それゆえに、本発明はことでの特別な発表によってではなく、添付された請求項により、限定されることが好ましい。

#### 【図面の簡単な説明】

【図1】 従来技術のデブレッション型トレンチ・バワーMOSFETの構造を示す。

【図2】 従来技術のエンハンスメント型トレンチ・バワーMOSFETの構造を示す。

【図3】 エンハンスメント型デバイスの上部表面から 延びた、加えられたP・ドレイン領域を有する本発明の 第1の具体例である。

【図4】 N'ソース領域の中央を通って、トレンチゲ

ートの間のN<sup>-</sup>ドリフト領域の中へ、ウエハの上部表面 から拡散されたP<sup>+</sup>領域を有する本発明の第2の具体例

から仏取されたP゙領域を有する本発明の第2の具体例 を示す。

【図5】 図3および図4のP・領域が供給された、発明の組み合わされた具体例を示す。;図5(b)は、N・ドレイン領域にまでずっと延びた中央のP・領域を有する図5(a)の代わりの構造を示す。

【図6】 図3の具体例に対応する他の構造を示す。とれらは、浅いN-ドリフト領域を有し、それゆえに低オン抵抗のみならず低ブレイクダウン電圧をも有する。

【図7】 図4の具体例に対応する他の構造を示す。 これらは、浅いN・ドリフト領域を有し、それゆえに低オン抵抗のみならず低ブレイクダウン電圧をも有する。

【図8】 図6の具体例より、いっそう浅いN-ドリフト領域を有する、図3の具体例に再度対応する、他の代わりの構造を示す。

【図9】 図7の具体例より、いっそう浅いN<sup>-</sup>ドリフト領域を有する、図4の具体例に再度対応する、他の代わりの構造を示す。

) 【図10】 図3の具体例の、好ましい6角形セル構造 の上面図を示す。

【図11】 図4の具体例の、好ましい6角形セル構造の上面図を示す。

【図12】 図5の具体例の、好ましい6角形セル構造の上面図を示す。

【図13】 デバイス下部表面において、N<sup>\*</sup>領域がP<sup>\*</sup> 領域により置き換えられた発明のIGBT具体例を示 す。


【図14】 デバイス下部表面において、N・領域がP・ 領域により置き換えられた発明のIGBT具体例を示 す。


【図15】 デバイス下部表面において、N・領域がP・ 領域により置き換えられた発明のIGBT具体例を示 す。


【図16】 本発明の水平伝導の具体例を示す。

【図17】 図17(a)は、本発明の第1の具体例の 複数のセルの断面図を示す。:図17(b)は、本発明 の第1の具体例の複数セルの上面図を示す 【符号の説明】


40 2 N\*ソース領域、4 Pベースまたはチャネル領域、6 N\*領域、8 N\*領域、10 ポリシリコンゲート、11 薄い酸化領域、12 ソース電極、14 ドレイン電極、16 P\*ドレイン領域、18 P\*領域、20 P\*領域、22 P\*基板、24 N\*ドレイン領域、26 N\*ドリフト領域、28 N\*ソース領域、30 P\*ドレイン領域、32 MOSゲート。








【図17】





【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成11年(1999)10月29日

【公開番号】特開平8-107204 【公開日】平成8年(1996)4月23日 【年通号数】公開特許公報8-1073 【出願番号】特願平7-221580 【国際特許分類第6版】

H01L 29/78

[FI].

H01L 29/78 652 B

【手続補正書】

【提出日】平成9年2月6日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0015

【補正方法】変更

【補正内容】

【0015】図16(a)(b)に、デバイスがP\*基 板22上に形成された、発明の水平伝導の具体例を示 す。オン状態において、電流は、N'ドレイン領域24 から、N-ドリフト領域26を通って、N・ソース領域2 8に流れる。図3の、垂直伝導の具体例と一致するよう に、P\*ドレイン領域30が、半導体ウエハ上に、N\*ソ ース領域28に隣接する場所に、上部表面からウェハ内 に延びて形成される。MOSゲート32は、N<sup>-</sup>ドリフ ト領域26にかぶさる。MOSゲート32に、負電圧を 印加した状態では、P\*領域30は、N\*ドリフト領域2 6で形成された正孔のためのドレインを形成する。この ように、ふたたび、正孔が形成されるやいなや、正孔は 電場により、縦型pーチャネルMOSFETにより、P \*領域30に掃き出され、結果としてN~ドリフト領域2 6の"深い空乏"となる。明らかに、本発明の多くの他 の態様が可能である。例えば、前に述べた全ての具体例 において、領域のドーピング極性をおよび印加電圧を逆 にすることができ、これにより、電流も逆方向に流れ る。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】図16

【補正方法】変更

【補正内容】

【図16】 (a) (b) は、本発明の水平伝導の具体

例を示す。

【手続補正3】 【補正対象書類名】図面 【補正対象項目名】図16 【補正方法】変更 【補正内容】

(図16)

